產生電磁干擾有3個必要條件：干擾源、傳輸介質、敏感設備，EMC設計的目的就是破壞這3個條件中的一個。針對于此，主要采取的方法有：電路措施、EMI濾波、屏蔽、印制電路板抗干擾設計等。電源ic，開關電源芯片

1 降低開關損耗和開關噪聲的軟開關技術

軟開關是在硬開關基礎上發展起來的一種基于諧振技術或利用控制技術實現的在零電壓/電流狀態下的開關技術。

軟開關的實現方法是：在原電路中增加小電感、電容等諧振元件，在開關過程前后引入諧振，電壓、電流的重疊。圖2給出了一種使用軟開關技術的基本開關單元。

2 減小干擾源干擾的緩沖電路

在開關控制電源的輸入部分加入緩沖電路（見圖3），其由線性阻抗穩定網絡組成，用于電力線干擾、電快速瞬變、電涌、電壓高低變化和電力線諧波等潛在的干擾。緩沖電路器件參數為D1為MUR460，R1=500Ω，C=6nF，L=36mH，R=150Ω。

3 切斷干擾噪聲傳播路徑的EMI濾波

在開關電源輸入和輸出電路中加裝EMI濾波器，是抑制傳導發射的一個很有效方法。其參數主要有：放電電阻、插入損耗、Cx電容、Cy電容和電感值。其 中，插入損耗是濾波器性能的一個關鍵參數。在考慮機械性能、環境、成本等前提下，應該盡量使插入損耗大一些。用共模、差模干擾的測量結果與標準限值，加上 適當的裕量可得到濾波器的插入損耗IL。

ILCM(dB)=Vcm(dB)-Vlimt(dB)-3(dB)+M(dB)                     (1)
ILDM(dB)=VDM(dB)-Vlimt(dB)-3(dB)+M(dB)                    (
式中，3dB表示在分離共模、差模傳導干擾的測試過程中測試結果比實際值大3dB；M(dB)表示設計裕量，一般取6dB；Vlimit(dB)為相關標準如CISPR,FCC等規定的傳導干擾限值。
圖4是220V/50Hz交流輸入的開關電源交流側EMI濾波器的電路。Cy＝3300pF，L1、L2＝0.7mH，它們構成共模濾波電路，抑制 0.5～30MHz的共模干擾信號。Cx＝0.1μF，L3、L4＝200～500μH，采用金屬粉壓磁芯，與L1/L2、Cx構成L-N端口間低通濾波 器，用于抑制電源線上存在的0.15～ 0.5MHz差模干擾信號。R用于可能在濾波器中出現的靜電積累。

 開關電源交流側EMI濾波器電路

開關電源的直流輸出側濾波電路，它由共模扼流圈L1、L2，扼流圈L3和電容C1、C2組成。為了防止磁芯在較大的磁場強度下飽和而使扼流圈失去作用，磁芯采用高頻特性好且飽和磁場強度大的恒μ磁芯。

4 用屏蔽來抑制輻射及感應干擾

開關電源干擾頻譜集中在30MHz以下的頻段，直徑r＜λ/2π,主要是近場性質的電磁場，且屬低阻抗場?？捎脤щ娏己玫牟牧蠈﹄妶銎帘危脤Т怕矢?的材料對磁場屏蔽。此外，還要對變壓器、電感器、功率器件等采取有效的屏蔽措施。屏蔽外殼上的通風孔好為圓形，在滿足通風的條件下，孔的數量可以多，每 個孔的尺寸要盡可能小。接縫處要焊接，以保證電磁的連續性。屏蔽外殼的引入、引出線處要采取濾波措施。對于電場屏蔽，屏蔽外殼一定要接地。對于磁場屏蔽， 屏蔽外殼不需接地。

5 合理的PCB布局及布線

敏感線路主要是指控制電路和直接與干擾測量設備相連的線路。要降低干擾水平，簡單的方法就是增大干擾源與敏感線路的間距。但由于受電源尺寸的限制，單 純的增大間距并非解決問題的佳途徑，更為合理的方法是根據干擾電場的分布情況將敏感線路放在干擾較弱的地方。